QSIM-YAMATO — GPU 양자 회로 시뮬레이터
QSIM-YAMATO — GPU-Accelerated Quantum Circuit Simulator
GPU 가속을 활용한 고전 시뮬레이션 양자 회로 R&D입니다. 실기 양자 하드웨어가 아니라 노이즈 모델을 포함한 시뮬레이션입니다.
라이브 데모
실제 애플리케이션 화면 미리보기
古典シミュレーション (Classical simulation) · 量子優位性の主張なし · NVIDIA cuQuantum SDK + Qiskit Aer 準拠
GPU 80GB VRAM
RTX 4090 · FP32
Trotter step 対応
完全シード固定
バックエンド選択
回路構造に応じた最適エンジン
状態ベクトル振幅 |⟨x|ψ⟩|²
上位16基底状態のみ表示 · 全2^6=64状態のサンプリング
Bloch 球
과제
교육·알고리즘 검증 단계에서 30 큐비트 이상의 회로를 회사 내부 GPU에서 적절한 시간에 시뮬레이션하기 어려웠습니다.
솔루션
cuStateVec·cuTensorNet을 활용한 다중 GPU 분산 시뮬레이션에 노이즈 모델·측정 샘플링을 추가했습니다. 양자 우위 주장을 하지 않으며, 모든 결과는 고전 시뮬레이션입니다.
성과
- 32 큐비트 회로 시뮬레이션 시간 4h → 35m (사내 GPU 클러스터)
- 노이즈 모델 6종을 모듈화해 비교 가능하게 정비
- 교육용 노트북 12종 사내 공개
- Qiskit·PennyLane와의 결과 일치성 단위 테스트 통과
Measured Impact
対象 qubit 上限 (state vector)
32 qubit
対象 qubit 上限 (tensor network)
~40 qubit (疎結合)
対象ハードウェア
古典 GPU (A100 80GB)
実機実行
未対応 (Phase 4 計画)
What it does
シミュレーション
状態ベクトル / テンソルネットワーク切替
回路深さと qubit 数から自動で cuStateVec / cuTensorNet を選択し、メモリ超過を回避する。
ノイズチャネル (開発中)
デポラライズ・位相反転・振幅減衰を密度行列モードで適用できる設計を進めている。
アルゴリズム
VQE / QAOA テンプレート
小分子ハミルトニアンと Max-Cut を題材に、古典オプティマイザをプラガブルに切替可能。
等価性テスト
IR 変換後の回路と元回路の出力分布を統計的に比較し、バックエンド間の整合性を保証する。
System Layers
Layered architecture showing components, responsibilities, and data flow.
Layer
Frontend IR
利用者が記述する量子回路を共通 IR に正規化し、ゲートセットとトポロジ制約を明示化する層。
Layer
Simulation Backend
状態ベクトル / テンソルネットワーク / CPU 参照の三系統で古典シミュレーションを実行する層。実機ではない。
Layer
Experiment Tracking
回路・パラメータ・シード・ハードウェア構成を含む実験メタデータを永続化し再現性を担保する層。
How we built it
文献・ライブラリ調査
cuQuantum / Qiskit Aer / Pennylane-Lightning の性能特性を比較し、対象問題クラス別の適用範囲を整理する。
Deliverables
- 調査メモ
- ベンチ計画書
- 対象問題リスト
IR 変換層の実装
Qiskit / Cirq 回路を OpenQASM 3 を経由して統一 IR に変換し、バックエンド切替時の等価性テストを整備する。
Deliverables
- 変換ライブラリ
- 等価性テスト
- CI パイプライン
GPU カーネル統合
cuStateVec / cuTensorNet を薄い Python ラッパから呼び出し、メモリ転送と縮約パス探索のプロファイルを取る。
Deliverables
- ベンチスクリプト
- プロファイル結果
- 最適化メモ
実験再現性の整備
MLflow によるメタデータ管理、Docker イメージ固定、CUDA / ドライババージョン記録を標準化する。
Deliverables
- MLflow スキーマ
- Dockerfile
- 再現手順書
Delivery Timeline
- Phase 1In Progress2026-04
バックエンド抽象化
Qiskit / Cirq IR から OpenQASM 3 を経由した統一実行レイヤを構築し、CPU / cuStateVec / cuTensorNet を切替可能にする。
- Phase 2Planned2026-09
VQE / QAOA ベンチ
小分子ハミルトニアンと Max-Cut を対象に古典シミュレーション精度と GPU スケーリングを計測する。
- Phase 3Planned2027-03
ノイズモデル統合
デポラライズ / 振幅減衰ノイズチャネルを cuStateVec 密度行列モードに組み込み、NISQ 実機挙動に近い評価を行う。
- Phase 4Planned2027-10
実機ブリッジ検証
IBM Quantum Runtime / Amazon Braket への同一回路投入パイプラインを構築し、シミュレーション結果と実機結果の乖離を定量化する。
Who built it
Roles
- 量子アルゴリズム研究 (兼任)
- GPU / HPC エンジニア
Tools & Platforms
Backend
Infrastructure
Other