Skip to content
Danh sách dự án
R&D nội bộResearch

QSIM-YAMATO — Bộ Mô Phỏng Mạch Lượng Tử (mô phỏng cổ điển)

QSIM-YAMATO — GPU-Accelerated Quantum Circuit Simulator

R&D nội bộ cho bộ mô phỏng mạch lượng tử tăng tốc GPU — chỉ mô phỏng cổ điển.

2026 R&D nội bộ 6 tháng 2026-04
#quantum#simulation#gpu#vqe#qaoa#research

Demo trực tiếp

Xem trước giao diện ứng dụng thực tế

DEMO
app.qsim.jp/dashboard

古典シミュレーション (Classical simulation) · 量子優位性の主張なし · NVIDIA cuQuantum SDK + Qiskit Aer 準拠

最大量子ビット
32 qubits

GPU 80GB VRAM

実行時間 (depth=40)
4.2 s

RTX 4090 · FP32

深さ制限
120

Trotter step 対応

シード再現性
決定論的

完全シード固定

バックエンド選択

回路構造に応じた最適エンジン

Qiskit / CUDA-Q 互換
量子回路 (6 qubits × 10 depth)
q0
H
RZ
H
q1
H
RZ
H
RZ
q2
H
RZ
q3
H
H
RZ
q4
RZ
H
H
H
q5
H
H
RZ

状態ベクトル振幅 |⟨x|ψ⟩|²

上位16基底状態のみ表示 · 全2^6=64状態のサンプリング

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

Bloch 球

|0⟩|1⟩
θ0.74 rad
φ1.12 rad
忠実度0.9987

Thách thức

Mô phỏng mạch lượng tử tới ~30 qubit trên GPU phổ thông như mô phỏng cổ điển phục vụ nghiên cứu thuật toán — không phải phần cứng lượng tử.

Giải pháp

Bộ mô phỏng state-vector tăng tốc GPU với fallback tensor-network, API tương thích với framework công khai và bộ benchmark — chạy trong phòng lab nội bộ.

Kết quả

  • Benchmark nội bộ: mô phỏng 28 qubit trong thời gian hợp lý trên một GPU
  • Tương thích API với 2 framework công khai trong thí điểm nội bộ
  • Beta nội bộ với 3 nhà nghiên cứu — chu trình thí nghiệm rút ngắn
  • Chỉ R&D nội bộ — mô phỏng cổ điển, không có khách hàng trả phí
Key Metrics

Measured Impact

対象 qubit 上限 (state vector)

32 qubit

対象 qubit 上限 (tensor network)

~40 qubit (疎結合)

対象ハードウェア

古典 GPU (A100 80GB)

実機実行

未対応 (Phase 4 計画)

Features

What it does

シミュレーション

状態ベクトル / テンソルネットワーク切替

回路深さと qubit 数から自動で cuStateVec / cuTensorNet を選択し、メモリ超過を回避する。

ノイズチャネル (開発中)

デポラライズ・位相反転・振幅減衰を密度行列モードで適用できる設計を進めている。

アルゴリズム

VQE / QAOA テンプレート

小分子ハミルトニアンと Max-Cut を題材に、古典オプティマイザをプラガブルに切替可能。

等価性テスト

IR 変換後の回路と元回路の出力分布を統計的に比較し、バックエンド間の整合性を保証する。

Architecture

System Layers

Layered architecture showing components, responsibilities, and data flow.

L1

Layer

Frontend IR

利用者が記述する量子回路を共通 IR に正規化し、ゲートセットとトポロジ制約を明示化する層。

Qiskit 2.xCirqOpenQASM 3 Parser
L2

Layer

Simulation Backend

状態ベクトル / テンソルネットワーク / CPU 参照の三系統で古典シミュレーションを実行する層。実機ではない。

cuStateVeccuTensorNetQiskit Aer (参照実装)
L3

Layer

Experiment Tracking

回路・パラメータ・シード・ハードウェア構成を含む実験メタデータを永続化し再現性を担保する層。

MLflowOptunaParquet Store
Development Process

How we built it

Step 1

文献・ライブラリ調査

cuQuantum / Qiskit Aer / Pennylane-Lightning の性能特性を比較し、対象問題クラス別の適用範囲を整理する。

Deliverables

  • 調査メモ
  • ベンチ計画書
  • 対象問題リスト
Step 2

IR 変換層の実装

Qiskit / Cirq 回路を OpenQASM 3 を経由して統一 IR に変換し、バックエンド切替時の等価性テストを整備する。

Deliverables

  • 変換ライブラリ
  • 等価性テスト
  • CI パイプライン
Step 3

GPU カーネル統合

cuStateVec / cuTensorNet を薄い Python ラッパから呼び出し、メモリ転送と縮約パス探索のプロファイルを取る。

Deliverables

  • ベンチスクリプト
  • プロファイル結果
  • 最適化メモ
Step 4

実験再現性の整備

MLflow によるメタデータ管理、Docker イメージ固定、CUDA / ドライババージョン記録を標準化する。

Deliverables

  • MLflow スキーマ
  • Dockerfile
  • 再現手順書
Roadmap

Delivery Timeline

  • Phase 1In Progress2026-04

    バックエンド抽象化

    Qiskit / Cirq IR から OpenQASM 3 を経由した統一実行レイヤを構築し、CPU / cuStateVec / cuTensorNet を切替可能にする。

  • Phase 2Planned2026-09

    VQE / QAOA ベンチ

    小分子ハミルトニアンと Max-Cut を対象に古典シミュレーション精度と GPU スケーリングを計測する。

  • Phase 3Planned2027-03

    ノイズモデル統合

    デポラライズ / 振幅減衰ノイズチャネルを cuStateVec 密度行列モードに組み込み、NISQ 実機挙動に近い評価を行う。

  • Phase 4Planned2027-10

    実機ブリッジ検証

    IBM Quantum Runtime / Amazon Braket への同一回路投入パイプラインを構築し、シミュレーション結果と実機結果の乖離を定量化する。

Team

Who built it

2engineers

Roles

  • 量子アルゴリズム研究 (兼任)
  • GPU / HPC エンジニア
Công nghệ sử dụng

Tools & Platforms

Backend

Python 3.12

Infrastructure

Docker

Other

Qiskit 2.xCirqOpenQASM 3cuQuantum SDKcuStateVeccuTensorNetCUDA 12opt_einsumNumPyJAXMLflowOptunaNVIDIA A100
Build with KGA

Bạn quan tâm đến dự án tương tự?

Chúng tôi sẽ đề xuất giải pháp tốt nhất cho doanh nghiệp của bạn.

Trao đổi về dự án